北京大学团队成功研制无阈值电压负漂650V/10A增强型GaN器件

北京大学团队成功研制无阈值电压负漂650V/10A增强型GaN器件

氮化镓(GaN)高电子迁移率晶体管(HEMT)凭借低导通损耗、高开关频率等优势,已成为下一代功率开关应用的有力竞争者。目前肖特基型p-GaN栅HEMT已经实现商业化应用,在消费类电子中获得广泛应用。然而,目前主流的肖特基型p-GaN栅HEMT面临高压开关过程阈值电压(Vth)负漂这一重大挑战,使器件极易发生误开启,严重阻碍了肖特基型p-GaN栅HEMT在工业/汽车等领域的应用。

近日,北京大学魏进/王茂俊/沈波团队,在微电子器件领域权威学术期刊IEEE Electron Device Letters发表名为Split-p-GaN Gate HEMT With Suppressed Negative Vth Shift and Enhanced Robustness Against False Turn-On》的学术论文,成功研制无阈值电压负漂的650V/10A增强型GaN器件。北京大学博士研究生劳云鸿为论文第一作者,魏进教授、王茂俊教授、沈波教授为论文共同通讯作者。

北京大学团队成功研制无阈值电压负漂650V/10A增强型GaN器件

论文提出一种新型的栅极结构,Split-p-GaN栅HEMT(SPG-HEMT),图1a为封装器件照片,图1b为器件栅极结构的TEM照片。如图1c所示,因为p-GaN和漏极之间存在耦合电容,在高漏极偏压下传统器件的p-GaN电势会被抬高从而导致Vth负漂。如图1d所示,对于新型器件SPG-HEMT而言,靠近源极的p-GaN(p1)被靠近漏极的p-GaN(p2)屏蔽从而免受漏极高压的影响,因此p1的电势几乎不受影响。在高漏极偏压下,SPG-HEMT的Vth是由p1决定的,因此其抑制了Vth负漂。实验结果表明,在100V漏极电压下,传统器件的Vth会产生-0.33V的负漂(见图1e),而SPG-HEMT仅出现-0.07V的轻微负漂(见图1f)。

北京大学团队成功研制无阈值电压负漂650V/10A增强型GaN器件

团队搭建了半桥开关电路以评估Vth负漂对器件误开启鲁棒性的影响(见图2a,2b)。误开启易发生在器件漏极电压快速变化的瞬间,一旦米勒效应导致栅极电压振荡尖峰超过Vth,器件将发生误导通,进而导致桥臂直通故障。误开启测试的波形如图2c,2d所示。由测试波形提取得到两种器件发生误开启的条件。如图2e所示,传统器件在VGS-OFF ≥ -0.4 V时就发生了误开启,因为Vth负漂加剧了误开启的风险。相比之下,由于新型器件SPG-HEMT能有效抑制Vth负漂,使其在VGS-OFF = 0 V时保持了关闭状态,只有当VGS-OFF ≥ +0.6 V时才发生了误开启(见图2f)。因此,在高压开关过程中,给SPG-HEMT施加0V栅极偏压就能避免误开启,无需负栅极偏压使该技术有望简化栅极驱动电路的设计。

北京大学团队成功研制无阈值电压负漂650V/10A增强型GaN器件

综上所述,本论文提出的新型Split-p-GaN栅HEMT器件能有效抑制漏极偏压导致的Vth负漂,大幅增强了器件的误开启鲁棒性。这项技术有希望推动肖特基型p-GaN栅HEMT在工业/汽车等领域的应用。

论文链接:

https://ieeexplore.ieee.org/document/10856268
来源:北京大学魏进/王茂俊/沈波团队 供稿

本内容为作者独立观点,不代表32度域立场。未经允许不得转载,授权事宜请联系 business@sentgon.com
如对本稿件有异议或投诉,请联系 lin@sentgon.com
👍喜欢有价值的内容,就在 32度域 扎堆
(0)

猜你喜欢

  • 芯片及半导体

    高介电常数材料如何重塑未来芯片

    这是一场持续了半个世纪的半导体微型化竞赛,当晶体管尺寸逼近物理极限,当漏电流问题日益严峻,当传统二氧化硅绝缘层已无法满足需求——整个行业都在寻找那个能继续推动晶体管缩小的"魔法材料"。而高介电常数材料(High-k dielectrics)的出现,不仅解决了这一燃眉之急,更在悄然间改写了半导体制造的底层逻辑。

    想象一下你手中的海绵:吸水能力强的海绵能储存更多水分,而介电常数高的材料则能储存更多电荷。这种类比虽不完美,却生动地揭示了高介电常数材料的本质特性。在半导体世界中,这个"储电能力"直接关系到晶体管的性能表现。

    传统上,二氧化硅(SiO₂)一直是晶体管栅极绝缘层的标准选择,其介电常数约为3.9。然而随着晶体管尺寸缩小到纳米级别,这层"绝缘海绵"变得越来越薄——当厚度降至1纳米左右时,原本被严格限制的量子隧穿效应开始显现,导致大量电子"漏网",不仅浪费电能,还产生不必要的热量。这就像试图用越来越薄的保鲜膜覆盖越来越小的蛋糕,最终必然会出现无法阻止的泄漏。

    高介电常数材料的出现提供了完美解决方案。以氧化铪(HfO₂)为例,其介电常数高达25,是二氧化硅的六倍多。这意味着在保持相同电容值(即相同电荷储存能力)的情况下,可以使用更厚的物理层来替代传统的薄二氧化硅层。这种"以厚代薄"的策略巧妙地绕过了量子隧穿问题,让晶体管继续缩小成为可能。

    高k材料延续芯片缩小技术

    英特尔在其22纳米工艺节点首次大规模采用高k金属栅极技术时,标志着半导体行业进入了一个新时代。这一创新不仅解决了漏电流问题,更为后续的14纳米、10纳米乃至7纳米工艺铺平了道路。正如英特尔资深工程师所言:"没有高k材料,我们不可能将晶体管缩小到今天的水平。"

    这种材料的革命性影响体现在多个维度。首先,它允许晶体管尺寸持续缩小而不牺牲性能或增加功耗。其次,通过优化栅极堆叠结构,高k材料显著提高了晶体管的开关速度和能源效率。在移动设备领域,这意味着更长的电池续航时间;在数据中心,这代表着更低的运营成本;而在人工智能应用中,则转化为更强的计算能力。

    有趣的是,高k材料的引入还催生了一系列配套技术创新。原子层沉积(ALD)技术的成熟就是典型案例——这种能够精确控制原子级薄膜生长的工艺,正是实现高k材料均匀覆盖的关键。可以说,高k材料与先进制造工艺形成了良性互动,共同推动了半导体技术的进步。

    当我们谈论高k材料时,不应局限于氧化铪这一种物质。这个家族正在不断壮大,每种新成员都带来独特的性能特点和应用场景。

    氧化锆(ZrO₂)是氧化铪的近亲,其介电常数同样出色,且在某些工艺条件下表现出更好的热稳定性。五氧化二钽(Ta₂O₅)则以其极高的介电常数(约27-30)引人注目,特别适合对电容密度要求极高的应用。三氧化二铝(Al₂O₃)虽然介电常数相对较低(约8-9),但其优异的绝缘性能和化学稳定性使其在特定场合不可或缺。就连稀土元素氧化物如三氧化二钇(Y₂O₃)也被纳入研究范围,为未来材料选择提供了更多可能性。

    材料科学家们正像炼金术士一样,在元素周期表中寻找理想的组合。他们不仅要考虑介电常数这一核心指标,还要权衡热稳定性、工艺兼容性、界面质量等多重因素。这种全方位的评估使得高k材料的选择成为一门精妙的艺术,而非简单的参数对比。

    高k材料的应用困境与突破

    任何革命性技术的普及都伴随着挑战,高k材料也不例外。最大的难题在于与传统硅基工艺的兼容性。这些外来者往往需要特殊的沉积工艺和界面工程处理,才能与硅沟道形成理想的接触。此外,某些高k材料在高温下的稳定性问题也限制了其在特定应用中的使用。

    但正是这些挑战激发了创新的火花。研究人员开发出新型界面层材料来改善硅-高k界面质量;工艺工程师改进了沉积参数以实现更均匀的薄膜生长;材料科学家则在探索复合高k材料体系,试图结合多种材料的优势。这种持续的创新循环推动着高k技术不断向前发展。

    尤其是在传统逻辑芯片领域上面,在存储器、功率器件甚至新兴的二维材料晶体管中,都能看到高k材料的身影。这种跨领域的适应性预示着其巨大的市场潜力。

    未来的高k材料

    高k材料的引入无疑是半导体史上最重要的转折点之一。它不仅延长了摩尔定律的寿命,更重塑了整个行业的创新路径。展望未来,随着新材料、新工艺的不断涌现,高k材料的应用将更加广泛和深入。

    在人工智能、物联网、5G通信等新兴技术的驱动下,半导体行业对高性能、低功耗器件的需求将持续增长。高k材料作为实现这一目标的关键使能技术,其重要性只会与日俱增。或许有一天,我们会忘记曾经使用过二氧化硅的时代——就像我们现在很难想象没有晶体管的电子设备一样。

    这场由高k材料引领的半导体革命仍在继续。科技创新永无止境,而每一次突破背后,都是人类对极致性能的不懈追求。在这个意义上,高k材料不仅是技术进步的产物,更是推动进步的动力源泉。未来已来,而高k材料将继续在其中扮演不可替代的角色。

    本内容为作者独立观点,不代表32度域立场。未经允许不得转载,授权事宜请联系 business@sentgon.com
    如对本稿件有异议或投诉,请联系 lin@sentgon.com
    👍喜欢有价值的内容,就在 32度域 扎堆
    2025年5月28日
    018

发表回复

登录后才能评论