华为封装专利曝光,“四芯设计”牛在哪里?

华为封装专利曝光,“四芯设计”牛在哪里?

外媒消息称,华为近期申请了一项“四芯片”(quad-chiplet)封装设计专利,该专利有望应用于下一代AI芯片昇腾910D。

从报道来看,华为这项“四芯片”设计架构和NVIDIARubinUltra有些相似,一旦这项技术取得成功,华为在AI芯片领域将大放异彩,不仅能和台积电一较高低,甚至有追上NVIDIAAIGPU的可能。

从专利内容可知,华为这项专利类似桥接技术(像台积电的CoWoS-L),并非单纯的中间层技术。而且,为了满足AI训练处理器的需求,芯片预计会搭配多组HBM,通过中间层实现互连。

如按目前所了解的情况看,在先进制程方面,华为确实暂时落后一代。但在先进封装领域,华为或许能和台积电并驾齐驱。这意味着,中国厂商可以先用成熟制程制造多个芯片,再通过封装技术进行整合提升性能,从而有机会缩小与先进制程芯片之间的差距。

此前任正非在接受《人民日报》采访时曾表示,芯片问题无需担忧,用叠加和集群等方法,计算结果能达到最先进水平。

黄仁勋对此解读称,任正非的意思是中国可以用更多芯片来解决人工智能发展中的问题。他还表示,英伟达的技术仍领先华为一代,但AI问题能并行解决,要是单台电脑性能不够,多增加几台电脑就能弥补。

1.化整为零,避开限制

华为这个“四芯片”专利的厉害之处,核心思路就是“拆”和“拼”。它把原本需要一个超级先进工艺(比如3nm、5nm)才能做出来的、性能超强的大芯片,巧妙地拆成了几个可以用相对成熟、更容易掌握的工艺(比如14nm、7nm)制造的小芯片。

然后,华为用自己研发的一套非常先进的“粘合”技术(类似于在芯片之间架设高速桥梁或者铺设超密集的连接通道),把这些小芯片像搭乐高积木一样,紧密、高效地组合成一个整体。

这招高明在哪?首先,它绕开了两个大难题:一个是技术本身的物理极限——单个芯片做得太大,不仅制造极其困难、良品率暴跌、成本飞涨(这就是常说的摩尔定律瓶颈);另一个是外部的限制——别人卡脖子,不卖给我们制造最先进芯片的关键设备(比如EUV光刻机)。

华为的策略是用更容易获得的设备和工艺造小芯片,再用自己独特的“拼装”技术把它们整合起来,最终实现甚至超过那个单一先进大芯片的性能。简单说,就是用系统级的组合创新,弥补了单个环节的短板。

虽然单个小芯片用成熟工艺做,在速度和省电方面可能比不上最顶尖工艺的芯片,但华为通过精密的“拼装”技术,特别是在这些小芯片之间以及它们和超快内存(HBM)之间建立了极其高效的连接通道,让整个“拼装体”的综合性能可以追平甚至逼近最先进的单一大芯片。

成熟工艺造起来容易、成本低、产量大、良品率高,这样一算总账,整个方案不仅性能够强,而且性价比超高,供应链也更稳定可靠,大大提升了韧性。

这就是“化整为零,聚沙成塔”的智慧,用普通的“砖瓦”,靠高超的“建筑”技术,盖出了高性能的“大厦”。

2.封装战场,抢占制高点

现在芯片行业的竞争焦点已经发生了非常大的转移,过去大家拼的是谁能把晶体管做得更小(就是几纳米、几纳米的工艺竞赛),但现在这条路越来越难走了。

于是,怎么把多个芯片“打包”得更好、更快、更紧密(这就是“先进封装”技术),成了新的主战场。

你看巨头们都在押注,台积电有CoWoS,英特尔、三星也都有自己的绝活。

华为这次申请的“四芯片”专利,特别是里面提到的类似“架桥”的技术(对标台积电的CoWoS-L),目标非常明确:就是要冲进全球封装技术的顶尖俱乐部,和台积电、三星这些大佬同台竞技,甚至要做出自己的特色和优势。

华为强调这是“自有先进封装技术”,这非常关键。

它不仅仅是模仿别人,很可能在怎么让芯片之间连接得更紧密(互连密度)、信号传输不失真(信号完整性)、解决发热问题(散热管理)、保证生产良品率(良率控制)这些具体难点上,有自己独特的“秘方”。

如果华为真能把这项技术大规模量产并且性能得到验证,那这就成了它在AI芯片领域的“独门武功”和核心护城河,别人想抄也难,想卡脖子也不容易。

同理,一个更重要的事实是,如果华为真掌握了这套顶尖的“打包”技术,受益的远不止它自己(比如用在昇腾AI芯片上),它还能惠及国内一大批芯片设计公司。这些公司可以专注于用国内相对成熟的工艺,设计出优秀的小芯片单元(Chiplet)。设计好了,交给华为或者合作伙伴,用这套先进的封装技术把它们高性能地集成起来。

这就相当于盘活了整个国内芯片产业的生态,设计公司专心设计,制造厂用成熟工艺生产,最后由顶尖封装技术完成高性能整合。

如此一条“设计-成熟制造-先进封装”的国产化能力闭环一旦打通,整个中国芯片产业的竞争力就能跃升一个台阶。

这样看来,封装,这个曾经的后道工序,如今其实已经成了决定产业高度的一个战略要地了。

即使从当今火爆的AI算力竞赛而言,华为此一技术也具有非常积极的正向意义。

为什么这么说?因为训练那些聪明的大模型,最需要的就是海量的并行计算能力、超快的内存读写速度(带宽)和芯片间闪电般的沟通速度(互连)。

华为的专利方案完美击中这些痛点,它计划直接配备多组超高速内存(HBM),并且通过专利中的先进“中间层”技术,让芯片之间以及芯片与内存之间能以极高的带宽、极低的延迟“对话”。这种“四芯片”并行的架构,天生就拥有巨大的并行计算潜力和内存吞吐能力,特别适合AI这种“人海战术”型的计算任务。

这其实也呼应了任正非之前说的“叠加和集群”思路,以及英伟达黄仁勋提到的“用更多芯片并行解决问题”。

“四芯片”技术,就是在单个芯片内部实现了“小集群”——把四个小计算单元紧密集成在一起协同工作。这就像是造出了一个性能强大的“超级计算单元”。

有了这样的基础单元,再去构建更大规模的AI计算系统(比如AI服务器集群甚至超算),就有了更可靠、更高效的“砖块”。

它构成了未来大规模AI算力基础设施的物理基石,这大概就是重要意义之一。

虽然报道中提到说这个设计思路和英伟达下一代GPU(RubinUltra)有点像,但华为的关键差异点在于走“自研封装”这条路。

它不打算完全依赖英伟达的架构或者台积电的封装代工。

这就让华为在满足国内巨大的AI算力需求时,拥有了更大的自主权和潜在的成本优势。

黄仁勋自己也承认过,中国完全可以用堆砌更多芯片加上充足的电力供应来满足算力需求。华为的“四芯片”方案,恰恰就是用创新的方式实践了这种“多快好省”的思路,在中国市场上开辟了一条挑战英伟达主导地位的“非对称路径”。

3.说在最后

在当前外部限制严峻的环境下,华为的“四芯片”技术代表了一个极具现实意义的破禁之法。

用国内已经掌握得比较好的成熟工艺来制造小芯片,再依靠自主突破的先进封装技术把它们高效整合起来。这最大限度地发挥了国内在成熟芯片产能和技术掌控上的优势,同时抓住了封装领域快速追赶甚至并跑的机遇。

简单说,就是一套立足自身条件、切实可行的高性能芯片国产化替代方案。

掌握核心的先进封装技术,对保障供应链安全的意义实在太重大了。它意味着华为和国内产业减少了对海外高端封装产能(特别是台积电的CoWoS技术)的关键依赖。

即使未来外部环境变得更困难,国内也有潜力建立起一个相对完整的体系:国内公司设计芯片->用成熟工艺在国内制造->再用自有的先进封装技术完成高性能集成。这就能保障高性能AI芯片的自主供应能力不断链。

这项专利的公布,加上任正非之前的表态,是华为向市场(客户、合作伙伴、投资者)、政府和整个产业链发出的一个强有力的信心信号。

它清晰地告诉大家,我们有办法、有技术路线来持续做出有竞争力的AI算力产品,外部制裁的长远影响是可控的,不必过度恐慌。这无疑给市场吃了一颗“定心丸”,极大地稳定了各方对中国芯片产业未来的预期和信心,展示了在压力下自力更生、寻求突破的决心和实力。

因此,这项专利的“牛”,不仅在于其技术细节的精妙,更在于它代表了一种在逆境中寻求“非对称超越”、重构产业规则的宏大战略视野和执行力。

它一定意义上预示着中国半导体产业从被动防御转向主动破局,在先进制程之外,开辟了一个充满可能性的“第二战场”。

当然,从专利到大规模量产、良率爬坡、性能验证,仍有长路要走,但这一方向的选择和初步成果,已经足够令人瞩目,并可能深刻影响未来全球AI芯片的竞争格局。

本内容为作者独立观点,不代表32度域立场。未经允许不得转载,授权事宜请联系 business@sentgon.com
如对本稿件有异议或投诉,请联系 lin@sentgon.com
👍喜欢有价值的内容,就在 32度域 扎堆
(1)
上一篇 2025年6月19日 13:14
下一篇 2025年6月20日 10:42

猜你喜欢

  • 芯片及半导体

    台积电拿下Tensor G5代工权,三星深夜上演“反思大会”

    ​“失去一个客户只需一次良率失控,赢回信任却要十年如一日。”​三星电子会议室里,高管们面对谷歌转投台积电的五年合约,终于读懂了半导体行业的残酷法则。


    ​合作破裂:一场早有预兆的“分手”​

    谷歌与三星的芯片代工姻缘始于2021年Tensor G1芯片,此后四年间,从Pixel 6到Pixel 9系列,三星始终是谷歌自研芯片的独家代工厂。
    这份紧密合作曾被视为“双赢典范”——谷歌借三星产能实现芯片自主,三星则用大订单填满晶圆厂。
    裂痕出现在3纳米工艺量产的关键时刻。当三星的3nm GAA(全环绕栅极)技术因​​良率长期徘徊在30%-40%​​ 而举步维艰时,台积电的N3E工艺却以​​超过60%的良率​​实现稳定交付。
    谷歌用脚投票,将Tensor G5到G9的代工权打包交给了台积电,合约横跨Pixel 10至Pixel 14系列,彻底关闭三星直到2030年的回归之门。


    生死良率:压垮三星的最后一根“纳米”​

    “芯片代工行业,​​良率就是信仰​​。”一位业内人士如此总结。三星3nm工艺的理论参数堪称华丽:相比4nm芯片功耗降低45%、能效提升34%,但实验室数据终究敌不过量产现实。
    ​良率不足的连锁反应​​像多米诺骨牌般击穿生产链:成本飙升导致报价竞争力丧失,交期延误打乱谷歌新机发布节奏,芯片稳定性问题更让Pixel手机饱受“发热续航差”诟病。
    反观台积电,其N3E工艺已在苹果A17 Pro和高通骁龙8 Gen 3上验证成熟,让谷歌吃下定心丸。就连三星自己的Exynos 2500也因良率崩盘,导致Galaxy S25全系改用高通芯片——这场面在三星历史上堪称黑色幽默。


    技术对决:Tensor G5的台积电基因​

    搭载于Pixel 10系列的Tensor G5,正成为谷歌技术野心的新载体。基于台积电N3E工艺的芯片采用​​“1+5+2”三簇架构​​:单颗Cortex-X4超大核飙至3.9GHz​​(手机芯片罕见高频),五颗A725中核兼顾性能与能效​​,​​两颗A520小核专司低功耗任务​​。GPU则搭载Imagination的DXT-48-1536单元,AI模块沿用谷歌自研TPU。
    更微妙的是,​​谷歌给三星留了“安慰奖”​​——Pixel 10仍采用三星Exynos 5400基带。这款4nm基带支持1024 QAM调制技术,FR1频段带宽达380MHz,理论速率突破11.2Gbps。但基带订单的甜头,终究难掩失去主芯片代工的苦涩。


    三星急救:2nm豪赌与信任重建​

    失去谷歌订单后,三星DS(设备解决方案)事业部火速召开全球战略会议,将​​3nm良率突破50%​​ 定为近期生死线。
    更押注2nm工艺翻身,目前试产良率约40%,力争下半年量产时达70%经济线。但台积电的2nm良率已领先20个百分点,且获得英伟达、苹果等头部客户背书。
    市场分析师指出,即便三星技术追平台积电,​​信誉修复才是最大障碍​​:“客户可能要求双重代工分散风险,就像高通同时下单台积电和三星那样”。而谷歌的五年长约,恰给三星留下技术攻坚与重建信任的窗口期。


    行业洗牌:代工战场没有“备用选项”​

    谷歌的转向折射出半导体制造业的深层变革。当芯片制程进入纳米级竞赛,​​“稳定交付”正超越“技术参数”成为客户首选​​。
    台积电凭此独占全球75%代工份额,而三星尽管握有最先进GAA晶体管技术,量产能力短板却让其沦为“备胎”。
    中芯国际、华虹等中国厂商的崛起同样警示:在动辄千亿投资的晶圆行业,​​一次良率事故足以让客户集体倒戈​​,而信任崩塌的速度永远快于技术追赶。


    当三星展示2nm原型芯片时,台积电的工程师们正为谷歌Tensor G5量产的晶圆签名确认——​​后者承载的不仅是纳米线宽,更是五年合约的重量​​。
    半导体战争的胜负,从不取决于纸面参数的华丽程度,而在于流水线上千万次重复的精度。
    ​那里没有奇迹,只有良率的百分比;没有速胜,只有信任的复利。​
    对三星而言,这场“深度反思”或许来得太迟,但对整个行业而言,谷歌的转身写下一则冰冷启示:在芯片代工的世界里,​​实验室是天才的舞台,但量产线才是强者的战场。​

    本内容为作者独立观点,不代表32度域立场。未经允许不得转载,授权事宜请联系
    business@sentgon.com

    如对本稿件有异议或投诉,请联系
    lin@sentgon.com
    👍喜欢有价值的内容,就在
    32度域 扎堆
    2025年6月21日
    000

发表回复

登录后才能评论